package hardcaml_waveterm

  1. Overview
  2. Docs

Simulation port description.

module Type : sig ... end
type t = {
  1. type_ : Type.t;
  2. port_name : Port_name.t;
  3. width : Import.int;
}
val compare : t -> t -> Import.int
val sexp_of_t : t -> Ppx_sexp_conv_lib.Sexp.t